PAT-NO:

JP403214084A

DOCUMENT-IDENTIFIER: JP 03214084 A

TITLE:

MEASURING METHOD FOR PROPAGATION DELAY TIME OF

SEQUENTIAL CIRCUIT

PUBN-DATE:

September 19, 1991

INVENTOR-INFORMATION:

NAME

KITAMURA, KATSUYUKI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

ROHM CO LTD

N/A

APPL-NO:

JP02010162

APPL-DATE:

January 18, 1990

INT-CL (IPC): G01R031/318, G01R031/26, G04F010/00

US-CL-CURRENT: 714/724

ABSTRACT:

PURPOSE: To measure correct propagation delay time by calculating a propagation delay time difference from a oscillation cycle of a loop circuit in which n sequential circuits ((n) being an even number with n≥2) or the like are connected alternately and a difference as resulted from a connection of n(n+1) EOR gates.

CONSTITUTION: In a loop circuit, an output of an EX-OR gate is connected to a clock input terminal of a D type FF(D-FF) while a part of an output O of the D-FF is connected to one input terminal of the EX-OR gate to feed back and furthermore, an inversion output of the D-FF is connected to own input terminal D. Likewise, an output of the D-FF is connected to an EX-OR gate and one input terminal of the EX-OR gates of the D-FF. In this manner, n D-FFs ((n) being an even number with n≥2) are connected to the EX-OR gates alternately in sequence and moreover, the output Q of a final D-FF is connected to the initial EX-OR gate through an EX-OR gate. A control signal is inputted into one input terminal of the EX-OR gate and a frequency counter 10 is connected to the

12/15/04, EAST Version: 2.0.1.4

output Q of the D-FF at the final stage to measure an oscillation frequency of the loop circuit.

COPYRIGHT: (C)1991,JPO&Japio

⑩ 日本国特許庁(JP)

① 特許出願公開

[®] 公 開 特 許 公 報 (A) 平3-214084

Int. Cl. 5

G 04 F

識別記号

庁内整理番号

❸公開 平成3年(1991)9月19日

G 01 R 31/318 31/26

/26

G 8203-2G Z 7809-2F

7809-2F 6912-2G G 01 R 31/28

Α

審査請求 未請求 請求項の数 1 (全6頁)

会発明の名称

順序回路の伝搬遅延時間測定方法

②特 願 平2-10162

②出 願 平2(1990)1月18日

⑩発明者 北村 勝之

京都府京都市右京区西院溝崎町21番地 ローム株式会社内

勿出 願 人 ローム株式会社

京都府京都市右京区西院溝崎町21番地

個代 理 人 弁理士 吉田 研二 外2名

明 細 聲

1. 発明の名称

順序回路の伝搬遅延時間測定方法

2. 特許請求の範囲

n個(n≥2の偶数)の順序回路及び(n+1) 個の排他的論理和ゲートを交互に接続して形成されるループ回路の発振周期と前記(n+1)個の排他的論理和ゲートを接続して形成されるループ回路の発振周期との差から前記順序回路の伝搬足延時間を算出することを特徴とする順序回路の伝搬足延時間測定方法。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は順序回路の伝搬遅延時間測定方法、特にD型フリップフロップ(D-FF)やトリガフリップフロップ(T-FF)などの伝搬遅延時間を正確に測定する方法に関する。

[従来の技術]

従来、NOTゲート、NANDゲート、NOR ゲート等の論理素子の伝搬遅延時間を実測する方 法として、これらの論理案子を奇数個ループ状に 接続し(リングカウンタ)、このループ回路の発 振周波数を求めることにより伝搬遅延時間を算出 していた。

以下、図面を用いてこの従来の伝搬遅延時間制定方法を詳細に説明する。

第 5 図は論理素子としてNANDゲートの伝鞭 湿延時間を謝定する場合を示す。複数 n 個($n \ge 2$:但しnは奇数)のNANDゲート $2_1 \sim 2_n$ は直列に接続され、各NANDゲートの出力が次 段のNANDゲートに入力される。NANDゲート ト 2_1 の一方の入力端子にはコントロール信号 CONTが入力され、他方の入力端子には最終段の NANDゲート 2_n の出力が入力される。

また、NANDゲートス2~2_nの他方の入力 端子には電源が接続され、常に論理値1が入力さ れる。そして、最終段のNANDゲートス_nの出 力端子はこのループ回路の発振周波数を計削する 周波数カウンタ10に接続される構成である。

さて、コントロール信号CONTが論理値0で

ある場合、直列に接続された各NANDゲート Z_1 , Z_3 ,, Z_{2n+1} (m=0 , 1 , 2) の出力は 1 となり、一方 Z_2 , Z_4 ,, Z_{2n} の出力は 0 となる。

ここで、コントロール信号CONTを論理値1 に変化させると、NANDゲートZ,の入力端子 にはコントロール信号CONTからの論理値1と 最終段のNANDゲート Z "からの論理値1が入 力されるため、その出力は1から0に変化する。 そして、NANDゲートZ₁ の出力は、NAND ゲート22の一方の入力端子に接続されているた め、NANDゲート2。には電源からの論理値1 と前段のNANDゲート2₁ からの出力 0 とが人 力され、1が出力される。すると、NANDゲー ト2』には、電源からの論理値1とNANDゲー ト2,からの出力1とが入力され、その出力はN ANDゲート2,と同様に0となる。以下、同様 にして順次信号が伝搬していき、結局、奇数番目 $ONAND f- FZ_1$, Z_3 ,, Z_{2m+1} (m = 0 , 1 , …) の出力は 0 となり、一方、偶数番 日のNANDゲートZ₂、Z₄、Z₆、 … … . Z₂の出力は1となる。

前述したように、NANDゲートは奇数個接続 されているため、NANDゲート Z_{Ω} からの最終 的な出力は 1 から 0 に変化する。

すると、NANDゲート 2_1 にはコントロール信号 CONTからの1とNANDゲート 2_n からの0とが入力されることとなり、その出力は0から所び1となる。そして、この変化が順次伝搬していき、前述した動作と同様にしてNANDゲート 2_n からの出力は再び0から1に変化する。

このように、コントロール信号 CONTに論理 値1を入力すると、このループ回路の出力は0と 1とが交互に入れ替わり発援することとなる。こ の発展は各NANDゲート2₁~2_nの伝搬遅延 時間が有限であるために生じるのであり、従って、 この発展周波数を周波数カウンタ10にて計測し その逆数である発展周期1/1を求め、これをNANDゲートの数nで除算することにより、1個のNANDゲートの伝搬遅延時間を求めることが

できる。

[発明が解決しようとする課題]

このように、NANDゲートなどの論理業子の場合には、これらを単に複数個接続してループ回路を構成し、その発援周期から論理業子の伝搬足延時間を算出することが可能であるが、フリップフロップなどの順序回路の場合には安定状態が2つ存在するためこのように単に接続したのみではループ回路は危援せず、従って伝搬遅延時間を求めることができないという問題があった。

本発明は上記従来の課題に鑑みなされたものであり、その目的はフリップフロップなどの順序回路の伝鞭足延時間を正確に測定できる方法を提供することにある。

[環節を解決するための手段]

上記目的を達成するために、本発明の順序回路の伝搬足延時間測定方法は、n個(n≥2の偶数)の順序回路及び(n+1)個の排他的論理和ゲートを交互に接続して形成されるループ回路の発援 周期と前記(n+1)個の排他的論理和ゲートを 接続して形成されるループ回路の発展周期との差から伝搬遅延時間を算出することを特徴としている。

[作用]

このように、本発明の順序回路の伝搬足延時間 測定方法は、まず、排他的論理和ゲートと順序回 路を交互に接続してこのループ回路を発援させ、 その発援周期から順序回路と排他的論理和ゲート の総伝搬遅延時間を求める。そして、排他的論理 和ゲートのみのループ回路の発援周期から排他的 論理和ゲートの総伝搬遅延時間を求め、前者と後 者の差を求めることにより順序回路のみの伝搬遅 延時間を正確に測定することができる。

「宝梅餅」

以下、図面を用いながら、本発明に係る順序回路の伝搬遅延時間測定方法の好適な実施例を説明する。

第1実施例

第1図にD型フリップフロップ (以下、DーF Fという) の伝搬遅延時間を測定するための回路 構成図を示す。周知のごとく、DードドはD人力端子とクロック入力端子とを育し、D端子に 0 又は1を与えておいて、しかもクロック端子に 1 を人力して初めて出力 Q が変換されるフリップフロップである。さて、本第 1 実施例においては、このDードド及び排他的論理和ゲート (以下、E X ー O R ゲートという)を用いて以下のように交互に接続してループ回路を形成している。

٠٠ ٠٠ ٠٠

すなわち、第1図(A)に示すように、Dード ドのクロック入力端子にEX-ORゲートの出力 を接続し、かつDードドの出力Qの一部をこのE X-ORゲートの一の入力端子に接続して帰還す る。さらに、Dードドの反転出力 〇を自身のD入 力端子に接続する。そして、同様にして接続され たEX-ORゲートとDードドのEX-ORゲートの一方の入力端子にこのDードの出力を接続 する。

このようにして順次 n 個(n ≥ 2 の偶数)のD -FFとEX-ORゲートとが交互に接続され、 型に本第 1 実施例においては最終段のD-FFの

0 が入力されるため、その出力は 0 から 1 に変化する。そして、E X - 0 R ゲート A_1 の人力端子には E X - 0 R ゲート A_{n+1} からの出力 1 E D - E F F X_1 の Q 出力 0 E が入力されるため、その出力は 0 から 1 に変化し、D - E F X_1 のクロック端子に 1 が入力される。

すると、このDーFFX $_1$ のD端子の論理値 (即ち $_1$ の論理値 1)がQに出力され、Q出力が 0から1に変化する。そして、このQ出力の $_1$ のから 1 への変化は順次 $_1$ EX $_2$ C R ゲート $_1$ C A $_2$ で $_1$ に G 操し、 最終 段の D $_2$ FFX $_1$ の Q 出力から $_1$ が出力される。

一方、各DーFFX₁ ~ X_n のQ出力の一部は 前段のEX-ORゲートA₁ ~ A_n の一方の入力 端子に帰還されており、従って各DーFFのQ出 力が 0 から 1 に変化したときには、各前段のEX -ORゲートの出力はその入力端子に共に 1 が入 力されるため 1 から 0 に変化する。すると、第 2 図 (C) に示すように各DーFFのクロック端子 は 1 から 0 に変化し、各DーFFX₁ ~ X_n のQ Q出力と初段のEX-ORゲートとがEX-ORゲートを介して接続され、ループ回路が構成される。そして、ループ回路を構成するこのEX-ORゲートの一方の入力端子にコントロール信号が入力され、このループ回路の発振周波数を計削するための周波数カウンタ10が最終段のD-FFのQ出力に接続される構成である。

以下、第 2 図を用いてこのルーブ回路の動作を説明する。なお、便宜のため各 E X = O R Y = F F E X $_{I}$ \sim X $_{I}$ > X >

まず、第 2 図(A)に示すように、各 D ー F F $X_1 \sim X_n$ のリセット端子にリセット信号R E S E T を入力して各 D ー F F の Q 出力を 0 、 Q 出力を 1 とする。また、コントロール信号 C O N T 1 も 0 とし、各 E X ー O R ゲート $A_1 \sim A_{n+1}$ の出力をいずれも 0 とする。

ここで、第2図(B)に示すようにコントロール信号CONT1を0から1に変化させる。すると、EX-ORゲートA_{n+1}の入力端子には1と

出力からは1が出力し続ける。

このように、コントロール信号 CONT1 に 1 が入力されると、各 D-FF の Q 出力からは順次 1 が出力されることとなるが、最終段の D-FF X_n の Q 出力は E X-OR ゲート A_{n+1} の一方の入力端子に接続されている。

従って、 $D-FFX_n$ の Q 出力が 0 から 1 に変化すると、 $EX-ORゲートA_{n+1}$ の入力端子には第 2 図(D)に示すように共に 1 が入力されるため、その出力は 1 から 0 に戻る。

すると、EX-ORゲートA₁の入力端子にはこのEX-ORゲートA_{n+1}の出力 0 と、D-FFX₁のQ出力 1 が入力されるため、その出力は0から1に変化し、D-FFX₁のクロックが再び立ち上がる。D-FPX₁のD端子にはQ出力である0が入力されているため、クロックが立ち上がるとQ出力は1から0に変化する。以下、同様にして順次各D-FFのQ出力は1から0に変化し、この変化が順次次段に伝搬して、結局最終段のD-FFX_nのQ出力も1から0に変化する。

そして、この最終段の $D-FFX_n$ のQ出力の1から0への変化は、 $EX-OR Y-FA_{n+1}$ に入力され、この $EX-ORA_{n+1}$ の入力端子には再び1 と0 が入力され、第2 図(B) の関係に再び反ってその出力は0から1 に変化する。

120

このように、コントロール信号CONT1に1が入力されている間、DーFFXnのQ出力は1と0が交互に入れ替わって発振し、この発振周被数が周波数カウンク10にて検出される。この回路の発展は、各DーFFX1~Xn及びEXーORゲートA1~Anが有限の伝搬遅延時間を有することに起因しており、従ってこの発振周波数の逆数1/fにて発振周期を禁出することにより、DーFF及びEXーORゲートからなるこのループ回路の伝搬遅延時間が求まることとなる。

一方、第1図(B)は第1図(A)にて川いた EX-OR ゲートの伝搬遅延時間を算出するため の回路構成を示したものである。 n 偶の EX-OR ゲート $A_1\sim A_n$ は第1図(A)の D-FF の クロック端子の特性と合わせこむための負荷 C_1

からの出力とコントロール信号 C O N T 3 からの 0 が入力されるため、その出力は前段の出力の論理値と逆の論理値に変化し、この変化が順次伝搬して最終段の E X - O R ゲート A n から 0 (または 1) が出力される。

そして、最終段のEX一ORゲートAnの出力 端子とEX一ORゲートAn+1の入力端子は前述 したように接続されており、従って、このEX一 ORゲートAnの出力の1から0(または0から 1)への変化はEX一ORゲートAn+1の入力端 子の変化となり、このEX一ORゲートAn+1の 入力端子には1と0(または1)が入力されるためその出力は0から1(または1から0)に変化 する。すると、各EX一ORゲートA1~Anの 出力論理値は前段の出力論理値と逆の論理値に変 化する。この変化が順次伝搬して最終段のEX一 ORゲートAn出力が0から1(または1から0)に変化 で変化する。

このように、コントロール信号CONT2を 0 から1に変化させると、EX-ORゲートA。の ~C_n と共に直列に接続され、EX一ORゲートA_n の出力端子がEX - ORゲートA_{n+1} の入力端子に接続されループ回路を構成している。そして、EX - ORゲートA_n の出力端子は、周波数カウンタ10に接続され、このループ回路の発展 開放数を計測することができる構成である。

ここで、コントロール信号 CONT3を1に維持しつつ、コントロール信号 CONT2を0から1に変化させると、EX-ORゲート A_{n+1} の2つの入力端子には1と1(または0)が入力されるため、その出力は1から0(または0から1)に変化する。すると、各EX-ORゲート A_1 ~ A_n の入力端子にはその前段のEX-ORゲート

出力は1と0が交互に入れ替わって発振し、この 発振周波数を周波数カウンタ10にて検出し、そ の逆数にて発振周期を算出することにより、EX -ORゲートの総伝搬遅延時間が算出されること となる。

すると、第1図(A)の回路構成にてDーFF及びEX-ORゲートの総伝搬選延時間が算出され、一方、第1図(B)の回路構成にてEX-ORゲートのみの伝搬選延時間が算出されるため、これらの伝搬選延時間の差を求めることにより、n個のDーFFの伝搬選延時間が求まることとなる。1個のDーFFの伝搬選延時間を求めるには、こうして求められた伝搬選延時間をnで除算することにより容易に算出することができる。

第2実施例

第3図にトリガフリップフロップ (以下、TーFFという) の伝搬遅延時間を測定するための回路構成図を示す。第1実施例と同様にEX一ORゲートとTーFFとが交互に接続されてループ回路を構成しているが、第1実施例との相違は各E

X - O R ゲートの出力がTーFFのT端子に接続され、TーFFのQ出力の一部がE X - O R ゲートの一方の入力端子に帰退されていることである。

さて、各TーFFのリセット端子にリセット信号RESETを入力した後、コントロール信号CONT4を1にすると、EX一ORゲートAn+1からの出力は1となる。すると、EX一ORゲートAlの出力は1となる。すると、EX一ORゲートAlの出力は1となる。でして、このQ出力の0から1への変化が順次次段のTーFFに伝搬し、最終段のTーFFYnのQ出力が1となる。なお、この時TーFFの丁端子は再び0に変化する。

最終段のT-FFY $_{n}$ のQ出力はEX-ORゲート A_{n+1} の入力端子に接続されており、従ってT-FFY $_{n}$ のQ出力が1となると、EX-ORゲート A_{n+1} の出力は1から0に変化する。EX-ORゲート A_{1} の一方の入力端子にはT-FFからのQ出力が帰還されており、従ってEX-ORゲート A_{1} の出力は1となり、T-FFY $_{1}$ のQ出力は0となる。

4. 図面の簡単な説明

第1図は、本発明に係る順序回路の伝搬遅延時 間測定方法の第1実施例の回路構成図、

第2図は同実施例の作用説明図、

第3図は本発明の第2実施例の回路構成図、

第4図は本発明の他の実施例の回路構成図、

第5図は従来の伝搬遅延時間測定方法における 回路構成図である。

 $X_1 \sim X_n$ … D型フリップフロップ $Y_1 \sim Y_n$ … トリガフリップフロップ $A_1 \sim A_{n+1}$ … 排他的論理和ゲート


出版人 ローム 株 式 会 社 代理人 弁理士 吉 田 研 二 (外2名)[8-88] そして、このQ出力の変化が顧次伝搬していき、 最終段のTーFFY_BのQ出力も1からQに変化 する。

このように、本第2実施例においてもCONT4に1を入力するとこのループ回路は発振し、この発振周波数を周波数カウンタ10にて計測してその逆数である発振周期を算出し、第1実施例と同様にして第1図(B)の構成におけるEX-ORゲートの伝搬及延時間との差を求めることにより、T-FFの伝搬及延時間が求まることとなる。

なお、上紀第1、第2実施例では順序回路としてDーFF及びTーFFの伝搬遅延時間を求めたが、JKーFFの場合においても第4図に示すようにEX-ORゲートと交互に接続することにより伝搬遅延時間を測定することができる。

[発明の効果]

以上説明したように、本発明に係る順序回路の 伝搬遅延時間測定方法によれば、フリップフロッ プなどの順序回路の伝搬遅延時間を正確に測定す ることが可能と成る。



-577-12/15/04, EAST Version: 2.0.1.4

